PCB 트레이스와 via의 SI(신호 무결성)를 VNA 기반 TDR로 검증하는 방법
RIGOL DNA 시리즈의 Time Domain/TDR 기능을 활용하면 PCB 트레이스와 via의 신호 무결성을 주파수영역 S11 측정과 시간영역 임피던스 프로파일 해석으로 함께 검증할 수 있습니다.
왜 PCB SI 검증에 VNA 기반 TDR이 유용한가
고속 디지털 및 RF PCB에서는 트레이스의 특성 임피던스가 잘 유지되는지, 비아나 패드, 커넥터 같은 불연속 구조가 어느 정도 반사를 만드는지가 성능을 좌우합니다. 전통적으로는 샘플링 오실로스코프 TDR이 많이 쓰였지만, VNA도 주파수영역에서 S-파라미터를 측정한 뒤 Time Domain Transform를 적용해 동등한 TDR 응답을 얻을 수 있습니다.
이 방식의 장점은 분명합니다. 높은 다이내믹 레인지, 캘리브레이션 및 디임베딩 적용, 그리고 주파수영역/시간영역을 함께 해석할 수 있다는 점입니다. 따라서 단순히 반사 존재 여부만 보는 것이 아니라, 반사가 발생한 위치와 전기적 성격까지 함께 판단할 수 있습니다.
핵심 원리: S11을 시간축으로 바꾸면 TDR가 된다
기본 원리는 단순합니다. 먼저 주파수영역에서 S11 반사를 측정하고, 이후 역푸리에 변환을 통해 시간 또는 거리 축의 반사 응답을 얻습니다. 이것이 시간영역 TDR 파형에 해당합니다.
여기서 가장 중요한 설정은 Lowpass Step 모드입니다. 이 모드는 DC를 포함한 고조파 관계 주파수 포인트를 필요로 하며, 임피던스 대 거리 프로파일을 실제 값으로 해석할 수 있게 해줍니다. 반면 Bandpass 모드는 상대적 반사 위치를 보는 데는 유용하지만, DC 기반 실제 임피던스 프로파일 해석에는 적합하지 않습니다.
- Lowpass Step: 실제 임피던스 프로파일 해석에 적합
- Bandpass: 대역 제한 DUT의 상대 위치 확인용
임피던스 변환식과 딥의 의미
반사계수 Γ로부터 로컬 임피던스를 계산하는 식은 다음과 같습니다.
Z = Z0(1 + Γ) / (1 - Γ)
이 식을 기반으로 시간영역 반사 응답을 임피던스 프로파일로 바꿔 읽을 수 있습니다. 해석 방향은 다음과 같습니다.
- Γ > 0: 위로 솟는 스파이크 → 상대적으로 높은 임피던스 또는 유도성 성격
- Γ < 0: 아래로 꺼지는 dip → 상대적으로 낮은 임피던스 또는 용량성 성격
via anti-pad나 패드 구조에서는 capacitive dip가 대표적으로 나타납니다. 즉, 비아 위치에서 임피던스가 잠깐 떨어지는 것은 구조적으로 예상 가능한 현상일 수 있으며, 위치와 크기를 설계 의도와 비교해 해석해야 합니다.
정확한 측정을 위한 시스템 구성 포인트
| 항목 | 핵심 원칙 |
|---|---|
| 장비/옵션 | Time Domain(TDR) 지원 VNA와 TDR10 옵션 사용 |
| 모드 | 임피던스 프로파일은 Lowpass Step 우선 |
| 포트 수 | 단일 종단은 1포트 S11, 차동·삽입손실·크로스토크는 2포트 이상 고려 |
| 주파수 Span | 가능한 넓게 잡아 공간 해상도 확보 |
| 포인트 수 | 라인 길이를 충분히 커버하도록 설정 |
| 보정 | SOLT/ECal 후 포트 익스텐션·디임베딩으로 reference plane 이동 |
| Fixture/Probe | SMA-PCB launch, test coupon, probe 접촉 일관성 유지 |
| IFBW/파워 | 작은 반사를 보려면 낮은 IFBW로 SNR 확보 |
특히 reference plane을 PCB probe point 가까이 옮기는 과정은 매우 중요합니다. 그래야 launch, 커넥터, 리드 등 DUT 이전 구조의 영향을 줄이고 실제 PCB 인터커넥트 자체를 더 정확히 해석할 수 있습니다.
단일 종단 50Ω 사례: 비아 위치를 시간과 거리로 찾기
여기서는 하나의 layer-transition via가 포함된 50Ω 트레이스를 예로 보겠습니다. 목표는 비아가 임피던스 프로파일 상 어느 위치에 있고, 어떤 전기적 성격을 가지는지 파악하는 것입니다.
- TDR 기능 활성화
- DUT type 선택
- 케이블 끝단 OPEN 측정
- DUT 연결 후 open-end 상태 측정
- 전자식 캘리브레이션 수행
- 필요 시 fixture compensation 적용
- 완료 후 rise-time 등 설정 확인
- trace start/stop time과 impedance scale 조정
예시 결과는 다음과 같이 해석할 수 있습니다.
| 위치/특징 | 관측값 | 해석 |
|---|---|---|
| Reference plane | t = 0 | 디임베딩 이후 측정 시작점 |
| 트레이스 구간 | 평탄 ≈ 50 Ω | 임피던스 제어 양호 |
| 비아 위치 | dip ≈ 45.603 Ω | via anti-pad / pad의 용량성 불연속 |
| 비아 시간 | t ≈ 1.7807 ns | 시간 기반 위치 추적 |
| 비아 거리 | d ≈ 176.287 mm | 물리 거리 추정 |
| 종단 | Γ → +1 | Open end |
즉, 정상 50Ω 구간이 유지되다가 특정 시간/거리 지점에서만 dip가 생긴다면, 그 지점의 구조적 불연속을 의심하고 설계와 대조해볼 수 있습니다.
차동 100Ω 사례: Tdd11로 바꿔서 해석하기
100Ω 차동 트레이스 사례도 함께 살펴보겠습니다. 여기서는 TDR 프로브로 측정하며, 시작 전에 trace를 차동 형태인 Tdd11로 바꾸는 것이 중요합니다. 같은 시간영역 변환이라도 단일 종단 50Ω 기준과 차동 100Ω 기준은 해석이 다르기 때문입니다.
예시 결과는 다음과 같습니다.
| 구간 | 관측값 | 해석 |
|---|---|---|
| 구간 1 | 평탄 ≈ 100 Ω | 차동 트레이스/프로브 구간 정상 |
| 구간 2 | step ≈ 79 Ω | 비아 anti-pad / pad에 의한 용량성 불연속 |
| 구간 3 | step ≈ 110 Ω | 커넥터 인터페이스 영향 |
| 구간 4 | 평탄 ≈ 105 Ω | 비정밀 동축 케이블 구간 |
| 비아 시간 | t ≈ 1.6 ns | 시간 기반 위치 추적 |
| 비아 거리 | d ≈ 160 mm | 물리 거리 추정 |
이 사례는 차동 구조에서도 비아, 커넥터, 케이블 구간을 분리해 볼 수 있음을 보여줍니다. 즉, 단순 평균 임피던스 확인을 넘어 어떤 구조가 얼마만큼의 step이나 dip를 만드는지 추적할 수 있습니다.
시간과 거리 기준으로 localization 하는 방법
시간영역 해석의 큰 장점은 위치 추적(localization)입니다. 반사가 관측되면 단순히 크기만 보지 말고, 그것이 몇 ns 지점인지, 그리고 기준면으로부터 몇 mm 떨어져 있는지를 함께 확인해야 합니다.
- 시간축 정보: 비연속이 언제 나타나는가
- 거리축 정보: PCB 상 어디에 해당하는가
- 구조 해석: 비아, launch, 커넥터, 케이블 중 무엇에 해당하는가
이 정보는 비아 구조 변경 전후 비교, launch 최적화, 패드/anti-pad 수정 검증, 커넥터 전환 영향 평가에 매우 유용합니다.
FAQ
Q1. PCB 임피던스 프로파일에는 왜 Lowpass Step이 중요한가요?
DC를 포함한 실제 임피던스 대 거리 프로파일을 해석할 수 있기 때문입니다. Bandpass는 상대 위치 파악에는 유용하지만 실제 임피던스 해석에는 한계가 있습니다.
Q2. 비아에서 dip가 보이면 무조건 결함인가요?
아닙니다. via anti-pad나 pad 구조에 따른 용량성 불연속일 수 있습니다. 크기, 폭, 위치를 설계 의도와 비교해 해석해야 합니다.
Q3. 단일 종단과 차동 측정은 무엇이 다르나요?
단일 종단은 50Ω 기준의 S11/TDR 해석을, 차동은 Tdd11 기반 100Ω 기준 해석을 사용합니다.
Q4. 왜 reference plane 이동이 중요한가요?
기준면을 PCB 프로브 포인트에 가깝게 옮겨야 DUT 이전의 launch와 커넥터 영향이 줄고, 실제 트레이스와 비아 특성을 더 정확히 볼 수 있습니다.
결론
VNA 기반 TDR은 PCB 트레이스와 비아의 SI를 주파수영역 수치에서 위치 정보가 포함된 임피던스 프로파일로 바꿔 보여줍니다. Lowpass Step, Z = Z0(1+Γ)/(1-Γ) 해석, reference plane 이동, 단일 종단 50Ω과 차동 100Ω 기준을 함께 이해하면 설계 검증과 문제 위치 추적을 훨씬 체계적으로 수행할 수 있습니다.